drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_aux_regs.h

Source file repositories/reference/linux-study-clean/drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_aux_regs.h

File Facts

System
Linux kernel
Corpus path
drivers/accel/habanalabs/include/gaudi2/asic_reg/pcie_aux_regs.h
Extension
.h
Size
6788 bytes
Lines
294
Domain
Driver Families
Bucket
drivers/accel
Inferred role
Driver Families: implementation source
Status
source implementation candidate

Why This File Exists

Repeatable hardware-adapter layer. Deep compatibility for every driver is out of scope; this atlas records patterns, probe lifecycles, bus glue, IRQ/DMA usage, and links back to core abstractions.

Dependency Surface

Detected Declarations

Annotated Snippet

#ifndef ASIC_REG_PCIE_AUX_REGS_H_
#define ASIC_REG_PCIE_AUX_REGS_H_

/*
 *****************************************
 *   PCIE_AUX
 *   (Prototype: PCIE_AUX)
 *****************************************
 */

#define mmPCIE_AUX_APB_TIMEOUT 0x4C07004

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_0 0x4C07008

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_1 0x4C0700C

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_2 0x4C07010

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_3 0x4C07014

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_4 0x4C07018

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_5 0x4C0701C

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_6 0x4C07020

#define mmPCIE_AUX_SW_GENERAL_PURPOSE_7 0x4C07024

#define mmPCIE_AUX_PHY_INIT 0x4C07100

#define mmPCIE_AUX_LTR_MAX_LATENCY 0x4C07138

#define mmPCIE_AUX_BAR0_START_L 0x4C07160

#define mmPCIE_AUX_BAR0_START_H 0x4C07164

#define mmPCIE_AUX_BAR1_START 0x4C07168

#define mmPCIE_AUX_BAR2_START_L 0x4C0716C

#define mmPCIE_AUX_BAR2_START_H 0x4C07170

#define mmPCIE_AUX_BAR3_START 0x4C07174

#define mmPCIE_AUX_BAR4_START_L 0x4C07178

#define mmPCIE_AUX_BAR4_START_H 0x4C0717C

#define mmPCIE_AUX_BAR5_START 0x4C07180

#define mmPCIE_AUX_BAR0_LIMIT_L 0x4C07184

#define mmPCIE_AUX_BAR0_LIMIT_H 0x4C07188

#define mmPCIE_AUX_BAR1_LIMIT 0x4C0718C

#define mmPCIE_AUX_BAR2_LIMIT_L 0x4C07190

#define mmPCIE_AUX_BAR2_LIMIT_H 0x4C07194

#define mmPCIE_AUX_BAR3_LIMIT 0x4C07198

#define mmPCIE_AUX_BAR4_LIMIT_L 0x4C0719C

#define mmPCIE_AUX_BAR4_LIMIT_H 0x4C07200

#define mmPCIE_AUX_BAR5_LIMIT 0x4C07204

#define mmPCIE_AUX_BUS_MASTER_EN 0x4C07208

#define mmPCIE_AUX_MEM_SPACE_EN 0x4C0720C

#define mmPCIE_AUX_MAX_RD_REQ_SIZE 0x4C07210

#define mmPCIE_AUX_MAX_PAYLOAD_SIZE 0x4C07214

#define mmPCIE_AUX_EXT_TAG_EN 0x4C07218

#define mmPCIE_AUX_RCB 0x4C0721C

#define mmPCIE_AUX_PM_NO_SOFT_RST 0x4C07220

#define mmPCIE_AUX_PBUS_NUM 0x4C07224

#define mmPCIE_AUX_PBUS_DEV_NUM 0x4C07228

#define mmPCIE_AUX_NO_SNOOP_EN 0x4C0722C

#define mmPCIE_AUX_RELAX_ORDER_EN 0x4C07230

Annotation

Implementation Notes