include/dt-bindings/clock/qcom,glymur-gcc.h

Source file repositories/reference/linux-study-clean/include/dt-bindings/clock/qcom,glymur-gcc.h

File Facts

System
Linux kernel
Corpus path
include/dt-bindings/clock/qcom,glymur-gcc.h
Extension
.h
Size
22738 bytes
Lines
580
Domain
Repository Root And Misc
Bucket
include
Inferred role
Repository Root And Misc: implementation source
Status
source implementation candidate

Why This File Exists

Top-level or miscellaneous repository surface. Use this as map coverage unless a later manual pass promotes the file into a deeper subsystem dossier.

Dependency Surface

Detected Declarations

Annotated Snippet

#ifndef _DT_BINDINGS_CLK_QCOM_GCC_GLYMUR_H
#define _DT_BINDINGS_CLK_QCOM_GCC_GLYMUR_H

/* GCC clocks */
#define GCC_GPLL0						0
#define GCC_GPLL0_OUT_EVEN					1
#define GCC_GPLL1						2
#define GCC_GPLL14						3
#define GCC_GPLL14_OUT_EVEN					4
#define GCC_GPLL4						5
#define GCC_GPLL5						6
#define GCC_GPLL7						7
#define GCC_GPLL8						8
#define GCC_GPLL9						9
#define GCC_AGGRE_NOC_PCIE_3A_WEST_SF_AXI_CLK			10
#define GCC_AGGRE_NOC_PCIE_3B_WEST_SF_AXI_CLK			11
#define GCC_AGGRE_NOC_PCIE_4_WEST_SF_AXI_CLK			12
#define GCC_AGGRE_NOC_PCIE_5_EAST_SF_AXI_CLK			13
#define GCC_AGGRE_NOC_PCIE_6_WEST_SF_AXI_CLK			14
#define GCC_AGGRE_UFS_PHY_AXI_CLK				15
#define GCC_AGGRE_UFS_PHY_AXI_HW_CTL_CLK			16
#define GCC_AGGRE_USB2_PRIM_AXI_CLK				17
#define GCC_AGGRE_USB3_MP_AXI_CLK				18
#define GCC_AGGRE_USB3_PRIM_AXI_CLK				19
#define GCC_AGGRE_USB3_SEC_AXI_CLK				20
#define GCC_AGGRE_USB3_TERT_AXI_CLK				21
#define GCC_AGGRE_USB4_0_AXI_CLK				22
#define GCC_AGGRE_USB4_1_AXI_CLK				23
#define GCC_AGGRE_USB4_2_AXI_CLK				24
#define GCC_AV1E_AHB_CLK					25
#define GCC_AV1E_AXI_CLK					26
#define GCC_AV1E_XO_CLK						27
#define GCC_BOOT_ROM_AHB_CLK					28
#define GCC_CAMERA_AHB_CLK					29
#define GCC_CAMERA_HF_AXI_CLK					30
#define GCC_CAMERA_SF_AXI_CLK					31
#define GCC_CAMERA_XO_CLK					32
#define GCC_CFG_NOC_PCIE_ANOC_AHB_CLK				33
#define GCC_CFG_NOC_PCIE_ANOC_SOUTH_AHB_CLK			34
#define GCC_CFG_NOC_USB2_PRIM_AXI_CLK				35
#define GCC_CFG_NOC_USB3_MP_AXI_CLK				36
#define GCC_CFG_NOC_USB3_PRIM_AXI_CLK				37
#define GCC_CFG_NOC_USB3_SEC_AXI_CLK				38
#define GCC_CFG_NOC_USB3_TERT_AXI_CLK				39
#define GCC_CFG_NOC_USB_ANOC_AHB_CLK				40
#define GCC_CFG_NOC_USB_ANOC_SOUTH_AHB_CLK			41
#define GCC_DISP_AHB_CLK					42
#define GCC_DISP_HF_AXI_CLK					43
#define GCC_EVA_AHB_CLK						44
#define GCC_EVA_AXI0_CLK					45
#define GCC_EVA_AXI0C_CLK					46
#define GCC_EVA_XO_CLK						47
#define GCC_GP1_CLK						48
#define GCC_GP1_CLK_SRC						49
#define GCC_GP2_CLK						50
#define GCC_GP2_CLK_SRC						51
#define GCC_GP3_CLK						52
#define GCC_GP3_CLK_SRC						53
#define GCC_GPU_CFG_AHB_CLK					54
#define GCC_GPU_GEMNOC_GFX_CLK					55
#define GCC_GPU_GPLL0_CLK_SRC					56
#define GCC_GPU_GPLL0_DIV_CLK_SRC				57
#define GCC_PCIE_0_AUX_CLK					58
#define GCC_PCIE_0_AUX_CLK_SRC					59
#define GCC_PCIE_0_CFG_AHB_CLK					60
#define GCC_PCIE_0_MSTR_AXI_CLK					61
#define GCC_PCIE_0_PHY_RCHNG_CLK				62
#define GCC_PCIE_0_PHY_RCHNG_CLK_SRC				63
#define GCC_PCIE_0_PIPE_CLK					64
#define GCC_PCIE_0_SLV_AXI_CLK					65
#define GCC_PCIE_0_SLV_Q2A_AXI_CLK				66
#define GCC_PCIE_1_AUX_CLK					67
#define GCC_PCIE_1_AUX_CLK_SRC					68
#define GCC_PCIE_1_CFG_AHB_CLK					69
#define GCC_PCIE_1_MSTR_AXI_CLK					70
#define GCC_PCIE_1_PHY_RCHNG_CLK				71
#define GCC_PCIE_1_PHY_RCHNG_CLK_SRC				72
#define GCC_PCIE_1_PIPE_CLK					73
#define GCC_PCIE_1_SLV_AXI_CLK					74
#define GCC_PCIE_1_SLV_Q2A_AXI_CLK				75
#define GCC_PCIE_2_AUX_CLK					76
#define GCC_PCIE_2_AUX_CLK_SRC					77
#define GCC_PCIE_2_CFG_AHB_CLK					78
#define GCC_PCIE_2_MSTR_AXI_CLK					79
#define GCC_PCIE_2_PHY_RCHNG_CLK				80
#define GCC_PCIE_2_PHY_RCHNG_CLK_SRC				81
#define GCC_PCIE_2_PIPE_CLK					82
#define GCC_PCIE_2_SLV_AXI_CLK					83
#define GCC_PCIE_2_SLV_Q2A_AXI_CLK				84
#define GCC_PCIE_3A_AUX_CLK					85

Annotation

Implementation Notes